Siemens-PCB设计工具加速器 - 威廉希尔官方网站

威廉希尔官方网站专区

TECHNOLOGY

基线漂移:系统化的快速仿真和测量方法

高速串行数据传输可能会遭受裕量损失，以及交流耦合之类机制引起的基线漂移所导致的数据错误。我们将展示一种可快速跨越所需较大频率范围的基线漂移快速分析方法，并考虑其在逐位分析和统计分析中的实现。我们将在 PAM4 信令的极端信号情况下演示这种方法，并展示测量和仿真的相关性。

高速串行数据传输可能会遭受裕量损失，以及交流耦合之类机制引起的基线漂移所导致的数据错误。我们将展示一种可快速跨越所需较大频率范围的基线漂移快速分析方法，并考虑其在逐位分析和统计分析中的实现。我们将在 PAM4 信令的极端信号情况下演示这种方法，并展示测量和仿真的相关性。
查看更多收起
根据 S 参数计算时域阻抗曲线:挑战与方法

在根据测量的 S 参数计算时域阻抗曲线时，我们会面临两种类型的问题。第一个问题是由于采样的 S 参数质量较差所致，例如分辨率不足、频带限制、噪声等。第二个问题为以下事实：即使使用理想数据，计算出的阻抗曲线也无法显示连接器各部分的正确特性阻抗，因为多次反射掩盖了远端部分特性阻抗的“真实”值,在本文中，我们将解决这两个问题。

在根据测量的 S 参数计算时域阻抗曲线时，我们会面临两种类型的问题。第一个问题是由于采样的 S 参数质量较差所致，例如分辨率不足、频带限制、噪声等。第二个问题为以下事实：即使使用理想数据，计算出的阻抗曲线也无法显示连接器各部分的正确特性阻抗，因为多次反射掩盖了远端部分特性阻抗的“真实”值,在本文中，我们将解决这两个问题。
查看更多收起
单端信号过孔间串扰的时域和频域分析

在当今的快速开关数据速率下，通过 PCB 空腔的过孔间串扰可能比走线间耦合更为复杂。本文通过仿真和测量测试板，对造成过孔间耦合的根本原因的物理基础进行了分析，以说明相关原理。基于根本原因，探讨并演示了减少噪声的方法。

在当今的快速开关数据速率下，通过 PCB 空腔的过孔间串扰可能比走线间耦合更为复杂。本文通过仿真和测量测试板，对造成过孔间耦合的根本原因的物理基础进行了分析，以说明相关原理。基于根本原因，探讨并演示了减少噪声的方法。
查看更多收起
通过使用基于 PDN 共振峰的最坏情况数据模式来分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响

在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应。然后将这些数据模式用于识别导致信号完整性衰减的主导因素。

在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应。然后将这些数据模式用于识别导致信号完整性衰减的主导因素。
查看更多收起
隔离电源完整性对信号完整性的影响类型的案例研究，以及缓解方法

电源和信号完整性之间的交互往往错综复杂且令人混淆。随着单端 DDR 总线逐渐达到与许多常用差分 SerDes通道相同的数据速率，更好地了解这一交互变得越发的紧迫。在本文中，我们将讨论电源和信号完整性彼此交互的一些主要方式，介绍若干案例来展示存在此类交互的情形，并提供可能的缓解方法。

电源和信号完整性之间的交互往往错综复杂且令人混淆。随着单端 DDR 总线逐渐达到与许多常用差分 SerDes通道相同的数据速率，更好地了解这一交互变得越发的紧迫。在本文中，我们将讨论电源和信号完整性彼此交互的一些主要方式，介绍若干案例来展示存在此类交互的情形，并提供可能的缓解方法。
查看更多收起
误码率和通道操作裕量方法的通道合规性评估：差异源自哪里？

分析了针对通道操作裕量 (Channel Operation Margin (COM)) 规定的计算程序，并将其与传统的统计眼图／误码率分析进行比较。结果表明，通道操作裕量可能会高估串扰的影响；另外根据一系列因素，还可能会高估或低估发送抖动的影响。我们提出了一种方案，即通过修改通道操作裕量程序来消除这些问题，并且不会额外增加大量的工作。

分析了针对通道操作裕量 (Channel Operation Margin (COM)) 规定的计算程序，并将其与传统的统计眼图／误码率分析进行比较。结果表明，通道操作裕量可能会高估串扰的影响；另外根据一系列因素，还可能会高估或低估发送抖动的影响。我们提出了一种方案，即通过修改通道操作裕量程序来消除这些问题，并且不会额外增加大量的工作。
查看更多收起

千兆位链路的自动化验证方案

千兆位串行链路呈现了当今设计者面临的一些最严格的信号完整性挑战。现代设计中大量的信道使得分析模拟和布线后验证变得困难——每个信道都必须单独建模和分析，这需要一个自动化、高效的过程才能成功。本次网络研讨会将讨论各种建模及仿真方式的应用场景，以及有效的串行信道验证要求，并展示如何实现这些要求进行高效的 Serdes 仿真。