完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在PSoC第一触控套件上测试Delsig ADC，用0*6*VREF范围，得到5%的增益误差。在其他范围内，误差较小，但仍然不符合标准。是否有可能导致ES1或硅错误的错误配置？
以上来自于百度翻译 以下为原文 Testing the DelSig ADC on PSoC First Touch kit, with 0-6*Vref range I get a >5% gain error. With other ranges the error is smaller but still out of spec. Is there any misconfiguration that could cause this or are there silicon errors on ES1? 
0
|
|
相关推荐
2个回答
|
|
|
Torpe
你能把更多的光放在你的装置上吗？在Delta Sigma ADC中启用内部缓冲区吗？ 这将有助于分析，如果你可以附加项目。 当做， DASG 以上来自于百度翻译 以下为原文 Torpe, Can you please throw more light on your setup. Are you enabling Internal Buffer in the Delta Sigma ADC? It will be helpful to analyze if you can attach the project. Regards, dasg |
|
|
|
|
|
嗨，Dasg，
我已经尝试过缓冲器旁路和轨到轨两种方式。有和没有外部旁路（我添加在第一触摸板）的VREF。请附上我的这个项目的一部分。 当做， 托普 CYDSN.ZIP 2.1兆字节 以上来自于百度翻译 以下为原文 Hi Dasg, I've tried both with buffer bypassed and rail-to-rail. And with and without external bypass (that I added on FirstTouch board) of Vref. Please find attached this part of my project. Regards, torpe
|
|
|
|
|
只有小组成员才能发言，加入小组>>
775个成员聚集在这个小组
加入小组cyUSB3014一直显示2.1，不能到3.0情况，谁遇到过
3002 浏览 0 评论
2283 浏览 1 评论
2012 浏览 1 评论
3849 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1910 浏览 6 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
3629浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
2155浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
572浏览 2评论
551浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
3890浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1392
评论
淘帖
547
