完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我是Xilinx的新手,想要了解并总结一下有关摘要报告内容的基本知识,如果有人给出以下问题的答案,那将是很好的。 总结报告中合成(当前状态)和综合之间的差异是什么? LUT在合成操作中的目的是什么? -谢谢 |
|
相关推荐
1个回答
|
|
您好,综合报告提供网表生成的摘要和分析,包括您的综合选项摘要。请参阅下面的主题:http://forums.xilinx.com/t5/Synthesis/Analysis-of-synthesis-report/td-p/
355445Regards,Pratham的 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2704 浏览 7 评论
3021 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2438 浏览 9 评论
3554 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2639 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
3436浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
847浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
704浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-7-16 08:57 , Processed in 1.141928 second(s), Total 43, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191