完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,请看看这个XAPP说明是否有用http://www.xilinx.com/support/documentation/application_notes/xapp594-parallel-lvds-hs-dac-interface.pdf你能否更清楚你的要求?ThanksBharath ---
----------------------------------------------- - -----------------------------------------请注意 - 请将答案标记为“ 接受作为解决方案“如果提供的信息是有用的。请给予您认为有用的帖子。赞--------- --------------------- ---------------------------- --------------- ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题,请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2664 浏览 7 评论
2979 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2413 浏览 9 评论
3518 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2608 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
3388浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
816浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
665浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-6-14 12:06 , Processed in 1.257509 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191