完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我用k7 325t配置一个显示端口GTX rx，我用一个黄金显示端口tx发送数据，
我发现GTX rx cdrlock每1秒或2秒为0。 GTX的哪个设置会影响rx cdrlodk？ 
0
|
|
相关推荐
3个回答
|
|
|
你好
CDR锁定行为取决于RXCDR_LOCK_CFG属性的设置和正在接收的数据。如果CDR改变PI相位足够快以使相位在锁定窗口之外结束，则CDR锁定将变为低电平。 当rx串行输入没有转换时，CDR没有足够的信息来确定数据的相位已经移位。 如果数据阶段足够不同，则CDR锁定将置为无效。 如果新阶段的数据不够充分，CDR锁定将保持高电平。 检查RX上是否有正确的数据或任何可能导致CDR无效的三态条件。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
如果cdr lock无效，则rx输出数据无效？
|
|
|
|
|
|
嗨，即使您仍然收到正确的数据，RXCDRLOCK也可能会发生故障。当输入信号的相移大于CDR的当前监控窗口时，会发生这种情况。但是如上所述数据仍然有效。它会
最好检查有效数据。 在大多数协议中，你会发生一些常规控制信号.Regards，Krishna -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2621 浏览 7 评论
2948 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2386 浏览 9 评论
3491 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2568 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
3192浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
742浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
628浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2083
评论
淘帖
990
