在FPGA上实现时钟信号的多路同步输出该怎么做呢？

问答对人有帮助，内容完整，我也想知道答案 0 在FPGA上实现时钟信号的多路同步输出该怎么做呢？好像要用到FPGA内部的PLL，将时钟信号分成多路输送到其他板块，求高手解答该怎么做输入时钟由一个50M的晶振提供 0
2023-3-21 14:51:29　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报张杰相关推荐 • AD9764如何让输出数据同步 1858 • AD9764如何让输出数据同步？ 350 • 分享一款不错的基于DDS威廉希尔官方网站的多路同步信号源的设计 2176 • 请问gprs模块怎么获得时间实现时间同步 2223 • 如何使用PTP实现时钟同步？ 672 • 如何通过一路光纤实现两个FPGA的时钟同步？ 2877 • 分享一种实现时钟频率同步的设计方案 2343 • 怎么做才能确保来自FPGA的信号在clk和数据之间具有正确的时序相位关系 1942 • 基于Verilog的多路相干DDS信号源该怎么设计？ 2045 • 关于ADC时钟的问题 4009 3个回答

答案对人有帮助，有参考价值 0 将FPGA的时钟输出到其他电路板？是为了同步数据采集吗？一般不推荐将FPGA时钟引出的，买个时钟驱动芯片分路输出更好。

2023-3-21 14:51:49 评论举报王艳

答案对人有帮助，有参考价值 0 就是进行同步数据采集，我们要做一个DVR视频采集卡

2023-3-21 14:52:00 评论举报张杰

答案对人有帮助，有参考价值 0 将50M晶振时钟经过BUFG缓冲后输出到PLL_BASE原语中，一个时钟就不用PLL_ADV IP核了，根据你自己的需要设置输出时钟的分频倍数，相移，具体看原语每句后面的注释就行了。

2023-3-21 14:52:07 评论举报王艳