完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3357
|
|
|
相关推荐
5个回答
|
|
|
对于fpga设计，肯定需要一个统一的工作始终，也是顶层时钟，它通过fpga内部晶振分频得到，所有部件在这个时钟的控制下统一运转。在顶层时钟下，不同的部件可能运行速率不一样，这就需要由顶层时钟或者晶振的分频得到。对于时序逻辑，各个部件在控制时钟的上升沿工作还是下降沿工作，及其影响都要考虑到，还要考虑硬件的延时
|
|
|
|
|
|
对于fpga设计，肯定需要一个统一的工作始终，也是顶层时钟，它通过fpga内部晶振分频得到，所有部件在这个时钟的控制下统一运转。在顶层时钟下，不同的部件可能运行速率不一样，这就需要由顶层时钟或者晶振的分频得到。对于时序逻辑，各个部件在控制时钟的上升沿工作还是下降沿工作，及其影响都要考虑到，还要考虑硬件的延时
|
|
|
2012-7-10 21:14:24
评论
|
|
|
没人？我也不会，同求……
|
|
|
|
|
|
同求。最好能详细点
|
|
|
|
|
|
|
|
|
2012-8-17 08:38:23
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
2223 浏览 2 评论
1355 浏览 0 评论
1460 浏览 0 评论
598 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1274 浏览 0 评论
6683 浏览 115 评论
2720 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
475
