扫一扫,分享给好友
Verilog语法是指硬件能够实现的语法。它的子集很小。常用的RTL语法结构如下:
1、模块声明:module ... end module
2、端口声明:input, output, inout
3、信号类型:wire, reg, tri等
4、参数定义:parameter
5、运算操作符:各种逻辑操作符、移位操作符、算数操作符等
6、比较判断:if ... else, case ... default ... endcase
7、连续赋值:assign, 问号表达式(?:)
8、always模块:敏感表可以是电平、边沿信号
9、begin...end(代码块?)
10、任务定义:task...endtask
11、循环语句:for
12、赋值符号:=和<=(阻塞和非阻塞赋值)
硬件设计的精髓,力求用最简单的语言描述最复杂的硬件,这也是硬件描述语言的本质。对于做RTL级别的设计而言,掌握好上面这些语法很重要。
发布
FPGAVerilogfpga
【高云GW5AT-LV60 开发套件试用体验】 LVDS屏显示和camera
【高云GW5AT-LV60 开发套件试用体验】基于开发板进行深度学习实践,并尽量实现皮肤病理图片的识别,第二阶段
【高云GW5AT-LV60 开发套件试用体验】串口通信回环
【高云GW5AT-LV60 开发套件试用体验】点亮LED
【高云GW5AT-LV60 开发套件试用体验】基于开发板进行深度学习实践,并尽量实现皮肤病理图片的识别
【高云GW5AT-LV60 开发套件试用体验】SC130GScmos模块与LVDS屏和HDMI输出例程测试报告图像显示部分细节补充
【高云GW5AT-LV60 开发套件试用体验】SC130GScmos模块与LVDS屏和HDMI输出例程测试报告
【高云GW5AT-LV60 开发套件试用体验】二、软件开发环境搭建
【高云GW5AT-LV60 开发套件试用体验】项目简介-带warp畸变的屏幕模组
拥抱开源!一起来做FPGA开发板啦!
电子发烧友网
电子发烧友论坛