完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
3个回答
|
|
手册对CLK的描述: Digital I/O Internal clock output or external clock input
那XTAL1, XTAL2 只能是空着 |
|
|
|
是的,您的想法是正确的。在使用有源晶振时,您应该将有源晶振连接到ADS1293的CLK引脚。有源晶振不需要连接到XTAL1和XTAL2引脚,因为它们是为无源晶振设计的。
当您使用有源晶振时,XTAL1和XTAL2引脚可以保持空闲,不需要进行任何特殊处理。有源晶振会直接向CLK引脚提供时钟信号,而无需通过XTAL1和XTAL2引脚。 以下是一些建议: 1. 确保有源晶振的频率与您所需的4.069MHz相匹配。 2. 检查有源晶振的输出电压和电流是否符合ADS1293的要求。 3. 在设计电路时,确保有源晶振的电源和地线连接正确,以确保稳定的时钟信号。 总之,使用有源晶振时,只需将其连接到CLK引脚,而无需连接到XTAL1和XTAL2引脚。祝您设计顺利! |
|
|
|
只有小组成员才能发言,加入小组>>
1503 浏览 1 评论
TI的DSP0049在PHS载入值跨过CMPA事件会产生丢波现象
775 浏览 0 评论
1164 浏览 1 评论
1347 浏览 0 评论
802 浏览 1 评论
AT32F407在USART2 DMA发送数据时,接包接到了要发送的数据,程序还是处于等待传输完成的标识判断中,为什么?
592浏览 29评论
1586浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
644浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
583浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
480浏览 13评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-7-13 03:55 , Processed in 1.117926 second(s), Total 52, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191