完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
这个很简单啊,同学要好好学习啊。Verilog HDL语言:
module led(clk,k1,k2,k3...k48,led1,led2,led3...led48); input k1,k2....k48; output led1,led2...led48; reg led1,led2,led3...led48; reg [7:0]count; always @(posedge clk) ........ //计时防抖动 ....... //状态赋值 最后问一句,有没有实际的板子,晶振频率多少?.... |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
481 浏览 0 评论
1142 浏览 0 评论
1185 浏览 0 评论
934 浏览 0 评论
4819 浏览 2 评论
3029 浏览 62 评论
6737 浏览 115 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-5-29 05:00 , Processed in 0.473214 second(s), Total 41, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191