完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
|
|
谢谢您的回答,那么我想再问的一句,一旦verilog HDL编写好程序后,FPGA的功能是不是也就确定了,有没有必要对所有引脚都有定义
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1312 浏览 0 评论
1882 浏览 0 评论
2014 浏览 0 评论
906 浏览 0 评论
1518 浏览 0 评论
3248 浏览 62 评论
6934 浏览 115 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-7-1 03:51 , Processed in 0.458454 second(s), Total 47, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191