通过本视频，您将了解到如何利用Vivado的“消息”功能更快地调试您的设计。本视频将向您演示包括，IDE中的“消息”窗口、新的扩展说明的演示，交叉探测设计对象，调整消息的权重以及过滤消息。

通过本视频，您将学习在 Vivado 中如何使用 “JTAG to AXI Master“ 的新功能。本视频将向您演示如何使用带有 ”JTAG to AXI Master“ IP 的 IP 集成器（IP Integrator）创建一个设计，并且使用 Vivado 逻辑分析器...

Vivado HLS 有助于降低整个系统的功耗、降低物料成本、提高系统性能并加速设计生产力。通过本视频，我们将向您展示如何使用C、C++或者SystemC创建一个更有效的规范。

通过本视频了解IP可以提供什么样的约束？以及设计流程中为IP建立什么样的约束？以及在DCP建立和高层次设计综合中的IP和约束的处理顺序。

通过本视频了解Vivado 2013.3中的DRC（设计规则检查），以及如何在设计约束中检查问题；如何识别出性能瓶颈以及“methodology_checks" 和 "timing_checks"两个命令的使用方法。

这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能...

本视屏向您展示了ARM的副总裁Ian Ferguson介绍如何在ARM处理器的地址空间嵌入FPGA。同时，他还讨论了可编程逻辑在新zynq-7000市场可提供编程器件的三个领域。

Zynq-7000的可编程SoC的EyeTech眼球追踪系统免持操作演示。

通过观看本视频您可以学习到在Vivado设计套件中配置、验证和管理IP的多种模式。了解“使用模式”在项目中如何管理远程和本地IP。了解如何输出IP产品，包括第三方综合和仿真的支持文件。

本视频向您展示了如何使在Xilinx SDK中使用系统调试器调试linux应用程序。