完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如果我正确读取Spartan3数据表,每个Spartan3中都有一个内部硅振荡器,可以配置为CCLK时钟,用于在主串行模式下配置FPGA,并且有一个PERSIST选项可以在配置后保持时钟开启。
我的问题是,我可以在FPGA内部使用这个时钟作为FPGA和电路板的主时钟吗? 我有一个应用程序,我想在板上尽可能少的部件,我不关心主时钟频率是什么,只要它是1-50MHz时钟。要使用CCLK我必须有一个 PCB走线将CCLK输出引脚连接到另一个FPGA I / O引脚,还是可以在内部连接到它? 我没有看到有CCLK的原理图库部件。 有没有办法做到这一点?谢谢你,-J 以上来自于谷歌翻译 以下为原文 If i read the Spartan3 datasheet correct, there is an internal silicon oscillator in each Spartan3 that can be configured to be the CCLK clock for configuring the FPGA in master serial mode, and there is a PERSIST option that can keep the clock on after configuration. My question is, can I use this clock inside the FPGA as a master clock for the FPGA and the board? I have an application where I want as few parts as possible on the board, and I don't really care what the master clock frequency is, as long as it is a 1-50MHz clock. To use CCLK would I have to have a PCB trace connecting the CCLK output pin to another FPGA I/O pin or can I conenct to it internally? I did not see a schematic library part that has CCLK. Is there any way to do this? Thank you, -J |
|
相关推荐
4个回答
|
|
之前的部分有能力在内部使用
生成的时钟。 然而,IIRC Spartan3没有这个 特征。 此外,PERSIST选项不能满足您的需求。 它可能导致CCLK引脚在配置后保持其I / O标准, 但实际上不会保持振荡器运行。 - Gabor 以上来自于谷歌翻译 以下为原文 There were earlier parts that had the ability to use the internallygenerated clocks. However IIRC Spartan3 does not have thisfeature. Also the PERSIST option does not do what you want. It may cause the CCLK pin to keep its I/O standard after configuration,but won't actually keep the oscillator running. -- Gabor |
|
|
|
|
|
|
|
Persist选项允许CCLK引脚保持活动状态,但仅作为配置接口的一部分。
这允许您访问配置记忆和执行诸如回读配置数据之类的操作。 但是,您无法在Fabric中访问此时钟。-P 以上来自于谷歌翻译 以下为原文 The Persist options allows the CCLK pin to remain active but only as part of a configuration interface. This allows you to access Configuration Memeory and Carry out operations such as Readback of the config data. You can not access this clock in the Fabric however. -P |
|
|
|
IIRC:如果我回想/记得正确
非打字员的净行话。 如果你使用新闻组,你会遇到很多这些:) - Gabor 以上来自于谷歌翻译 以下为原文 IIRC: If I Recall/Remember Correctly Net jargon for non-typists. If you use newsgroups you run into a lot of these :) -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2694 浏览 7 评论
3013 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2433 浏览 9 评论
3539 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2636 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
3423浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
838浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
699浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-7-8 00:40 , Processed in 1.770322 second(s), Total 83, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191