完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
82C54含三个独立的16位定时器,将T1和T2级联使用时,将T1的out接到T2的CLK,使用方式2计数,但是问题在于当t1由2变的的clk时钟下降沿时,out就输出触发T2减1,但是中断触发此时的数值,将会产生FFFF的差值,有什么好的解决办法吗
|
|
相关推荐
1个回答
|
|
看到有资料接了T1的out经过反相器再接入T2的CLK,理论上可以解决高位提前一个脉冲减1 的问题,但是没有经过实际验证
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1141 浏览 0 评论
三级管控制MOS管通断电路,为什么仿真正常但是实际电路就不行呢?
1214 浏览 0 评论
4484 浏览 0 评论
8200 浏览 1 评论
4447 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-6-29 06:15 , Processed in 0.870190 second(s), Total 75, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191