完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
FPGA设计中的时序分析及异步设计注意事项
建立时间(setup time):是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time):是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间, 如果保持时间不够,数据同样不能被打入触发器。
举报
chenzhangro
jsy我不后悔
284990
林凡
my2817
laulau88
世说新语
发布
RDMA简介6之RoCEV2连接管理
974 浏览 0 评论
fpga测试遇到的问题
1160 浏览 0 评论
RDMA简介2之A威廉希尔官方网站 优势分析
1365 浏览 0 评论
NVMe IP高速传输却不依赖便利的XDMA设计之二
870 浏览 0 评论
AGM AG32 MCU+FPGA 驱动使用(四)
1486 浏览 0 评论
高速总线背板设计
3139 浏览 62 评论
新威廉希尔官方网站 VPX VME64总线介绍
6859 浏览 115 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-6-18 15:13 , Processed in 3.202135 second(s), Total 63, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com