创造高密度的VoIP处理器

创造高密度的VoIP处理器

任何高密度VoIP平台的关键需求之一，是它必须在低功耗和有限使用面积下，尽可能提供最多的通道。对于信道数目超过1,000个的电信等级产品，其核心基本建构方块会为DSP引擎执行PCM或LBR语音编码，这些芯片也是机柜内重复性最高的零件。除此之外，由于每颗组件必须同时处理数百个语音编码信道，使得用于存放数据和程序内存需求就变得极为庞大，平均每颗组件高达24-50MBits，使得内存成为占用硅晶粒面积的主要零件；一个高密度平台拥有高达50-100颗这类组件，对其内存配置方式和架构有所改善，整体解决方案就会获得非常可观的回报。

VoIP处理器的发展最好是以DSP模块为基础，这样才会得到最高效能。典型的模块包含中央处理器核心、内存系统组件以及DMA系统界面，其中内存系统组件可能是内存和快取控制器；由于核心通常会提供多种内存组态供设计人员选择，因此内存架构将对VoIP系统造成重大影响。传统上，DSP核心的MHz效能改善速度会远超过内存速度，绝大多数的半导体制造商则会利用同样制程威廉希尔官方网站 提供多种类型的记忆位晶胞(memory bitcells)，例如厂商会提供高密度记忆位晶胞，它们的泄漏功耗 (leakage power) 较小，但必须在较低速度下工作，高速记忆位晶胞的工作速度则能达到或超过处理器频率频率。此外，内存设计人员也试图发展最佳化的内存架构，让内存速度能跟上中央处理器的工作速度，下图即是Harvard架构所实作的单阶层和两阶层内存系统。

单阶层和两阶层内存系统的Harvard架构

规划新处理器时，选择单阶层或两阶层内存系统是很重要的威廉希尔官方网站 取舍，对于特定不同的应用，这些架构必须在面积、功耗和效能取得最佳平衡。根据我们前面讨论结果，要支持所需的信道密度，内存架构可采用三种实作方式，其中两种架构属于单阶层内存系统，一种采用快速的记忆位晶胞，另一种则采用速度较慢而密度较高的记忆位晶胞；设计人员可以选择两阶层内存系统，选择第一层快速内存，或是第二层高密度内存来达到与第一层相同的总内存容量。

不同方法会对系统造成不同影响，这并不令人意外。首先是功耗的问题，下图是前述三种方法的功耗特性，包括两种单阶层内存系统和一种两阶层内存系统，图中所示的功耗主要是处理器存取功耗和漏电功耗，DMA存取功耗则是数据从第二层内存移到第一层内存 (假设未使用快取) 的功耗需求。若以HD语音系统的假设为基础，下图就证明在这种制程设计条件下，两阶层内存架构通常是较好的解决方案。

内存系统功耗的比较

如前所述，若组件必须内建24-50 MBits内存，那么绝大多数的硅晶粒面积都会被这些内存占用；在这种情形下，未来内存架构的使用面积也会成为另一项重要的芯片层级影响因素，下图即是单阶层和两阶层内存系统对于面积的影响。

内存系统使用面积的比较

若整个内存都是由快速记忆位晶胞组成，面积和功耗都会受到冲击，如果整个内存只包含高密度记忆晶胞，那么受影响的就是速度；因此若能以最佳方式把快速和高密度内存结合至两阶层内存系统，系统架构即可提供最佳的功耗、面积和效能。根据这个范例，我们能得到以下结论：两阶层内存系统为VoIP处理器提供最佳效能，同时带来以下优点：
•  使用庞大的第二层内存 (L2)，并采用高密度而低泄漏功耗的记忆晶胞，即可减少整体的晶粒面积和功耗。
•  使用少量的第一层内存 (L1)，并采用高速、但密度较低的记忆晶胞，即可支持更高处理器速度，并做为速度较慢的L2内存的缓冲区。
•  在L1中结合快取和映像内存 (mapped memory)，即可将攸关运算效能的关键程序代码储存在L1映像内存，同时透过高速缓存来利用「本地参照」(locality of reference) 特性；另一种方法则是利用本地DMA系统，在L1和L2内存之间切换数据页 (page data)。
•  使用适当的第一层程序和数据快取，即可让全系统的泄漏功耗、操作功耗(active power)、面积和效能最佳化。

从以上讨论可发现，只要结合中央处理器、L1程序内存、L1数据存储器和L2内存系统，即可提供最佳设计支持VoIP应用。我们现在将讨论多核心DSP处理器的系统层面问题，这类组件是目前市场上的主流架构，而且原因非常简单：假设每个PCM语音信道需要同样的MHz效能，那么在乘加器(MAC) 数目不变的情形下，若要将信道密度加倍，就需要两倍的MHz效能；虽然OEM厂商通常可在12至18个月内将VoP系统速度加倍，DSP速度却无法在同样时间内加倍。为了克服这个时间落差，厂商会试图将多颗DSP核心整合至单颗晶粒，这种方法的困难在于：如何在我们前面提到的各种内存架构中，以最佳方式来分割系统功能。

程序代码通常是由多颗DSP共享，因此最好由L2内存系统提供共享程序内存 (shared program memory)；虽然程序内存是在L2共享，每个核心仍拥有专属而高速的第一层程序(Level 1 Program，简称LIP) 内存。LIP可由快取和SRAM组成，SRAM负责储存攸关运算效能的程序代码，留下L1快取很有效率的利用「本地参照」特性，这会让常用程序代码储存在LIP高速缓存，不必从共享的L2内存撷取；透过这种方式，LIP和共享L2内存之间的总线频宽将只用于程序代码传输，不会受到数据传输或外围传输的中断。

L1P和L1D内存控制器都能存取本地L2内存，但要获得更高效率，最好是将整个本地L2内存都用来储存个别信道的数据、堆栈或其它，确保LID和L2之间的总线频宽都用于数据传输，不会受到程序传输或外围传输的中断。

到目前为止，我们在这些分析中只考虑内部存储器，但对VoIP处理器而言，选择正确的内部和外部内存组合也是重要的架构考虑因素。内部存储器的某些重要考虑包括：
•  晶粒面积
•  功耗
•  信道密度目标
•  SRAM、DRAM和数据非挥发型内存 (NV memory)的比较
•  MHz和内存间的平衡

在许多VoIP系统中，内存大小都是由信道密度目标所决定，DSP供货商通常会让每颗DSP支持DS3密度的整数倍，因此只要设计目标高于这个DS3整数倍，就表示内存容量必须增加；但由于制程威廉希尔官方网站 每进步一个世代(process nodes)，记忆位晶胞体积的缩小幅度都超过50%，因此面对内存容量的增加，占用的有效面积也会随之增加。能整合至芯片的内存种类并不多，最常见包括SRAM和DRAM，我们对此并没有太多选择；如果内存的读取频率远超过写入次数，那么数据非挥发型内存也很受到欢迎，例如闪存、铁电内存 (Ferro-electric) 和ROM。

相较于内部存储器，外部内存的重要考虑包括：
•  功耗
•  可用频宽 vs. 需求
•  外部内存的种类
•  I/O电压
•  DMA架构的负担 (infrastructure loading)
•  内存成本和面积

绝大多数VoIP系统都支持外部内存，原因有几个，例如我们虽能利用内部存储器来达成MHz和内存的良好平衡，但外部内存却提供未来扩充性；新功能或是语音编码译码器(voice codec) 能由外部内存来支持芯片已有的内建功能。

对于使用外部内存的VoIP系统，每个Mb频宽的功耗也是重要考虑；由于VoP系统的效能指针包括mW/通道，故在选择外部内存时，应确保整体解决方案的通道功耗不会受到太大影响。成本和面积也是高密度VoIP电路板设计的重要考虑，虽然SDRAM是很受欢迎的选择，但DDR SDRAM正获得越来越多支持，未来有可能取代SDRAM成为这类应用的内存选择。下图是SDRAM和DDR的功耗比较，频宽利用率增加，内存功耗就会降低；虽然图中是以数据读取为例，但数据写入以及读写混合都会呈现同样的趋势(读写混合会影响可用频宽，因为必须考虑总线的turnaround延迟时间)。从图中可以看出，在所有接受比较的内存当中，每个Mb功耗以1.8 V时的DDR-II最低。

外部内存比较 – 功耗/Mb

在这些高密度VoIP引擎中，内存确实会占用可观的芯片面积，而且在未来数个产品更新周期内，这个趋势还可能继续。我们已经看到数种方法可以加强内存的功能分割和架构，系统设计人员也正在对它们进行评估，他们努力绝不会白费 - 因为如同我们在文中所介绍，正确的架构最佳化终将为整体解决方案带来可观回报。