求助各位大神如何使用ATE对CPLD进行测试???对CPLD进行测试的思路与流程是怎样的?
2013-02-17 16:14:53
什么是CPLD
CPLD(Complex Programmable Logic Device)是Complex PLD的简称,一种较PLD为复杂的逻辑元件。CPLD是一种用户根据各自
2009-03-30 13:40:432928 CPLD,CPLD是什么意思
CPLD是指结构比较复杂的可编程逻辑器件,它包括下述输出宏单元结构:
(1)可编程I/O 允
2010-03-26 17:08:502951 什么是阻焊,阻焊的目的是干什么
2023-08-28 07:45:03723 转换器是干什么用的?
2021-10-01 09:03:0018709 电子发烧友网为你提供特殊电阻可以干什么?资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助到广大的电子工程师们。
2021-03-28 08:41:070 CPLD综合应用威廉希尔官方网站
,介绍CPLD应用威廉希尔官方网站
,非常实用的教程
2015-12-21 14:52:1012 CPLD 器件应用随着生产工艺的逐步提高以及 CPLD 开发系统的不断完善,CPLD 器件容量也由几百门飞速发展到百万门以上,使得一个复杂数字系统完全可以在一个芯片中实现。HDL
2010-01-27 11:40:0248 Altera FPGA/CPLD设计(基础篇)系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上,介绍了Altera上流FPGA/CPLD的结构与特点,并通过丰富的实例讲解Quartus II与ModelSim、Sy
2009-02-12 09:16:075248 忽略两者之间的差异时,它们可以称为可编程逻辑器件或CPLD / FPGA。CPLD的实施基于产品术语结构。FPGA 基于 查找表结构。
2023-07-03 14:33:382351 本文开始介绍了晶圆厂是干什么的,其次分析了半导体晶圆厂是否有毒,最后介绍了晶圆厂面临的新挑战以及中国晶圆厂面临的挑战。
2018-03-16 11:46:5499699 CPLD设计范例
2010-06-30 17:57:4759 FPGA CPLD中的Verilog设计小技巧(肇庆理士电源威廉希尔官方网站
有限)-FPGA CPLD中的Verilog设计小技巧
2021-09-18 16:49:1834 altera fpga/cpld设计 基础篇结合作者多年工作经验,系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上,介绍了Altera主流FPGA/CPLD的结构与特点,并通过丰富的实例讲解
2009-07-10 17:35:4557 CPLD内部施密特触发器电器特性见表1。目前大部分使用的CPLD都需要两个电源VCC和VCCIO,VCC就是CPLD内部的核电压,VCCIO是CPLD所有I/O 引脚电压。
2018-05-11 08:22:001157 在单片机系统中使用CPLD,可使系统构成灵活,提高可靠性,缩短开发周期。介绍在MCS-51应用系统中的CPLD应用设计实例,详细分析CPLD的应用和实现方法,提出设计中选用和使用CPLD的
2010-07-14 14:04:2539 都是FPGA/CPLD逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。
2023-05-18 08:56:57165 STM32 通过 FSMC 读写CPLD 的程序,CPLD挂在STM32的地址线和数据线上,将CPLD看做片外RAM的方式来进行读写,在我做的板子上CPLD挂在第四个区,因此基地址是0x6c000000,通过FSMC来进行读写,程序较为简单,具体的地方在函数中都有注释,仅供参考。
2018-04-20 10:38:003056 CPLD和FPGA都是我们经常会用到的器件。有的说有配置芯片的是FPGA,没有的是CPLD;有的说逻辑资源多的是FPGA,少的是CPLD;有的直接就不做区分,把他们都叫做FPGA。那么两者到底有什么区别呢?下面我们就以Altera公司的CPLD和FPGA为例来说说两者的区别。
2017-09-18 16:35:325 介绍利用CPLD实现快速、同步计算的虚拟相位测量方法,讲述系统的原理与结构,给出CPLD的模块设计。
2010-08-09 14:58:5819 介绍了一种用CPLD(复杂可编程逻辑器件)作为核心控制电路的测试系统接口,通过时cPLD和竹L电路的比较及cPLD在系统中实现的强大功能,论述了CPLD在测试系统接口中应用的可行性和优越性,简单介绍
2019-01-01 16:18:001218 Altera FPGA CPLD学习笔记(肇庆理士电源威廉希尔官方网站
有限)-Altera FPGA CPLD学习笔记
2021-09-18 10:54:4176 EPM570T144C5N - 芯片, CPLD, MAX II, 570单元, 144TQFP
2022-07-29 17:19:16
在单片机系统中使用CPLD,可使系统构成灵活,提高可靠性,缩短开发周期。介绍在MCS-51 应用系统中的CPLD 应用设计实例, 详细分析CPLD 的应用和实现方法,提出设计中选用和使用CPLD
2009-05-14 13:49:4939 cpld的输入电源电路
2009-09-08 00:48:28820 基于CPLD的SGPIO总线实现及应用
2017-01-24 16:00:5174 CPLD实现Watchdog 功能,通过对寄存器的操作,实现Watchdog各项功能。CPLD 内部Watchdog 模块逻辑框图如下所示。
2019-06-12 15:59:3310 《Altera FPGA/CPLD设计(高级篇)》结合作者多年工作经验,深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Altera器件的高级应用;引领读者
2009-02-12 09:19:124794 FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。
2020-01-20 09:29:002981 CPLD和FPGA都是由逻辑阵列模块构成的,但是CPLD的LAB基于乘积和宏单元,而FPGA的LAB使用基于LUT的逻辑单元。
2023-06-28 11:28:04486 本文主要介绍CPLD和FPGA的基本结构。 CPLD是复杂可编程逻辑器件(Complex Programable Logic Device)的简称,FPGA是现场可编程门阵列(Field
2020-09-25 14:56:3311480 FPGA LAB和CPLD的LAB设计不同。CPLD LAB由宏单元构成,包括自己的本地可编程阵列,而FPGA LAB由大量的逻辑模块构成,这些模块被称为逻辑单元,即LE,而且本地互连和逻辑分开。LE看起来可能和CPLD宏单元相似,但更容易配置,有更丰富的特性来提高性能,减少逻辑资源的浪费。
2018-04-17 17:02:001858 CPLD逻辑电路 图6是CPLD内部逻辑电路,CPLD选用的是LATTICE公司的ispLSI1016E,逻辑设计采用原理图输入法,主要功能是对MUX的通道进行选择、对A/D转换器进
2009-11-13 12:04:132413 CPLD和FPGA的区别,好东西,喜欢的朋友可以下载来学习。
2016-02-19 16:59:558 FPGA和CPLD的区别,以及设计思路思想
2016-02-17 11:20:5638 大家通常在汽车电路维修当中,使用试灯与万用表,就能解决大多数问题。所以很少有人懂汽车示波器干什么的,能有啥用。
2019-06-19 09:05:088171 FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。 FPGA/CPLD如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法
2017-10-09 09:52:2014 本文讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD逻辑设计的内在规律的
2010-11-04 10:11:28585 CPLD/FPGA的基本知识讲解。
2021-03-30 09:55:1827 Xilinx FPGA工程例子源码:Xilinx.CPLD源码参考设计
2016-06-07 15:07:4533 CPLD系统英国威廉希尔公司网站
入门与应用定位于复杂可编程逻辑器件的系统英国威廉希尔公司网站
,以ALTERA公司的系列芯片和相应的开发软件为目标载体进行阐述.《CPLD系统英国威廉希尔公司网站
入门与应用》从系统设计的
2009-01-13 14:12:32159 CPLD和FPGA都是我们经常会用到的器件。有的说有配置芯片的是FPGA,没有的是CPLD;有的说逻辑资源多的是FPGA,少的是CPLD;有的直接就不做区分,把他们都叫做FPGA。那么两者到底有什么区别呢?下面我们就以Altera公司的CPLD和FPGA为例来说说两者的区别。
2018-05-24 02:03:0048945 PC机与CPLD通信问题的研究
2017-01-19 21:22:545 设计了一种基于DSP+CPLD构架的电能质量监测装置,该装置利用CPLD产生DSP外围器件的控制时序,丈中详细介绍了CPLD对DSP外围器件的逻辑接口设计,通过MAX+PLUSII对CPLD的控制时序进行
2010-08-26 16:06:2031
评论
查看更多