28nm Stratix V FPGA突破带宽瓶颈

28nm Stratix V FPGA突破带宽瓶颈

Altera公司的最新28nm Stratix V FPGA正是为满足高带宽应用设计要求而推出。 移动互联网、高清视频、军事、医疗以及计算机和存储等应用推动带宽加速增长，如何在相同的引脚布局中，以相同甚至更低的功耗和成本实现更大的带宽成本设计厂商关注的焦点。
Altera公司亚太区高级市场经理罗嘉鸾表示，创新的嵌入式HardCopy模块、部分重新配置功能和嵌入式28Gbps收发器大幅提高了Stratix V FPGA系列的FPGA密度和I/O性能，解决了提高带宽同时满足设计成本和功耗要求的难题。

Stratix V FPGA系列采用TSMC 28nm 高性能(HP)工艺进行制造，具有1.6Tbps串行交换能力，提供110万逻辑单元(LE)、53Mb嵌入式存储器、3,680个18×18乘法器，以及工作在业界最高速率28Gbps的集成收发器。其性能比其他28nm工艺提高了35%，总功耗比前一代降低了30%。采用了业界最高级的专用硬核知识产权(IP)，提高了系统集成度和性能而没有成本和功耗代价。含有66个高性能收发器，支持12.5Gbps背板驱动和28Gbps芯片至芯片驱动，还包括高达7组2位1,600Mbps DDR3存储器接口。

该系列产品包括四种型号：面向100G以上系统，集成28Gbps收发器的Stratix V GT FPGA；支持多种应用，提供600Mbps至12.5Gbps速率范围的Stratix V GX FPGA；集成600Mbps至12.5Gbps收发器，适用于高性能DSP应用的Stratix V GS FPGA；适用于ASIC原型开发和仿真以及高性能计算应用的高密度Stratix V E FPGA。

Altera对Stratix V FPGA内核体系结构进行了改进，提高了面积和逻辑效率以及系统性能，新的自适应逻辑模块(ALM)体系结构在最大的器件中额外增加了800K寄存器，提高了逻辑效率，适用于需要大量流水线和寄存器的设计。含有M20K模块的增强嵌入式存储器结构提高了面积效率，具有更好的系统性能。精度可变的DSP模块实现了效率最高、性能最好的多精度DSP数据通路和功能，如FIR、FFT和浮点。部分重新配置功能使设计人员可以在不断电的情况下重新配置部分FPGA，从而降低了功耗和成本。

Stratix V FPGA采用了新的嵌入式HardCopy模块。嵌入式HardCopy模块为用户提供了700K等价LE，14M ASIC逻辑门，与软核逻辑实现相比，功耗降低了65％，性能提高了2倍。这一独特的方法使用户仅需3到6个月就可以开发出新的产品型号。