完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
给芯片上电后,各电源引脚电压正常,用示波器看不到晶振引脚的波形。晶振两个引脚都是大约0.8V电压,SYNC_CLK也看不到波形。晶振用的是25M无源晶振并两个39pF电容。请教各位这是什么原因呢?不胜感激。
|
|
相关推荐
4个回答
|
|
将芯片reset,并通过寄存器设置PLL的相关参数,如分频比,CP电流,VCO范围等,对应的硬件焊接PLL的环路滤波器电阻电容。
|
|
|
|
请问PLL环路滤波器怎样配置?晶振25M,倍频20,非常感谢! |
|
|
|
请您核对一下CLK_MODE_SEL引脚的电平。关于环路滤波器,请这样连接引脚27: Connects to the external zero compensation network of the PLL loop filter. Typically, the network consists of a 0 Ω resistor in series with a 680 pF capacitor tied to AVDD. |
|
|
|
我的情况和楼主的相似;给芯片上电后,各电源引脚电压正常,用示波器看不到晶振引脚的波形。SYNC_CLK也看不到波形。晶振用的是25M无源晶振并两个39pF电容。不同的是晶振两个引脚都没有电压。请问是什么原因?多谢!
|
|
|
|
只有小组成员才能发言,加入小组>>
2136个成员聚集在这个小组
加入小组ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1031 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3818 浏览 2 评论
8495 浏览 1 评论
2859 浏览 1 评论
6544 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
518浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
841浏览 2评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3819浏览 2评论
4637浏览 2评论
716浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-2-9 03:22 , Processed in 0.831720 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号